SMT技术的组装新工艺是什么?

摘要:

随着SMT技术在深度和规模上不断发展,SMT技术的应用领域不断扩大,从传统的板级组装逐步扩展到器件级组装和模块级组装,并融合创新出很多新的研究热点。

通过摸索实践,对基于SMT技术衍生发展的几个新兴技术进行分析,主要包括在板PoP工艺、WLCSP芯片DCA组装工艺、MOB组装工艺和SIP工艺,阐述其工艺内含、实现方式、技术难点及实践体会。

关键词:

SMT;PoP;WLCSP;MOB;SIP

从20世纪50年代电子管的问世开始,电子封装集成电路芯片技术就应运而生。广义的电子封装技术涵盖了电子产品生产的整个过程,按照产品的结构封装层次, 主要包括零级、一级、二级、三级和四级封装,如图1所示。

这五级封装中,表面贴装技术(SMT)是当今二级封装中的主流技术,占据着印制电路板产品装配的主导地位。

但随着近年来印制板应用整个产业的异军突起,其应用范围逐渐扩大,并扩展到周边产业,开始在一级封装和三级封装中崭露头角,产生很多新兴的组装方式。

本文列举基于SMT技术产生的几种新兴组装方式,探讨这些应用情景中需要亟待解决的问题等。


1 SMT技术的发展现状

目前SMT技术可组装的器件间距达到0.3 mm,组装密度达到100点/cm2以上,并随着新型微型元件的大量应用,SMT组装间距将缩小到200 μm,组装技术逐步扩展到高级阶段。

从SMT技术三个关键工序来看,行业现有技术能力如下:焊膏涂覆工序主要方式为印刷方式和喷印方式,印制方式下焊膏精度可达15 μm,印刷速度可达300块/h(手机板),喷印方式下焊膏精度可达80 μm,喷印速度可达720 000点/h,约30 000元件/h。

器件贴装工序主要使用自动贴片机,贴装精度最大可达20 μm,贴片速度可达100 000片/h。小批量也可使用返修类设备进行,贴装精度可达10 μm,可半自动进行。

焊接工序按照工作方式不同,也有很多种选择,如热风回流焊、红外回流焊、真空回流焊和真空汽相回流焊等,并且都可以满足现有各种焊料温度梯度要求。

据日本JIS协会预计,2016年以后片式元件即将实现0315(0.30 mm×0.15 mm)、0201(0.2 mm× 0.1 mm)尺寸,如图2所示,组装间距和密度进一步缩小,开始正式迈入微组装领域。

                              图2 广义电子封装层级

                                       PoP工艺

2.1 PoP封装形式

PoP(Package-on-Package)封装多是由上下两层封装叠加而成,如图3所示。底层封装一般是基带元件或应用处理器等,而上层封装多是存储器。

在逻辑电路和存储器集成领域,PoP已经成为业界的首选,主要用于高端便携式设备和智能手机等先进移动通讯平台。

自2003年AMKOR公司首次应用PoP封装形式后,PoP结构形式也经历了两代改进。第一代PoP的堆栈形式如图4所示,分为PSvfBGA和PSfsCSP两种。

                      图3 PoP封装

PSvfBGA底部芯片为经模塑包封的引线键合形式,PSfsCSP底部芯片为裸芯片倒装形式。

                  图4 第一代PoP结构形式

随着PoP尺寸向微型化发展,基板和塑封料厚度越来越薄,基板厚度从0.30 mm减小到0.13 mm,

塑封料厚度从0.45 mm减小到0.15 mm,但基板的薄型化导致芯片的变形加剧,上层焊球处应力集中增加,封装可靠性降低。

2008年,AMKOR公司发布经过改进的PoP封装结构TMV(Through Mold Via)PoP,其结构形式如图5所示。

此结构通过在塑模通孔中使用焊锡互联,提高了互联焊球高度,提高了互联处缓解应力的能力,同时加固了底层裸片,提高了结构强度。

类似的,ASE公司开发出MAP PoP封装结构,如图6所示,通过在底层BGA上制作附加金属焊盘,提高BGA焊球的支撑高度,

既较好地缓解了中间焊点处的应力集中,同时也克服了因芯片发生变形时导致共面性不好的问题。

                                        图6 ASE公司的MAP PoP封装

2.2 PoP组装方法

PoP组装方式主要有预制式和在板式两种。预制式,先将顶部芯片和底部芯片叠装在一起,并焊接完成一个预制的器件,然后再使用SMT流程组装到PCB上,此流程一般在1级器件封装厂家进行。

在板式将PoP底部芯片和顶部芯片依次叠装到PCB上,然后整个结构一起过回流焊,完成焊接,此种流程一般在2级板级组装时进行,一般在系统封装单位实施。 

目前,行业内系统级企业较多采用在板式组装方式,分别从不同半导体厂购买底层封装元件和上层封装元件,并在系统板组装过程中将它们焊接在一起。

采用此种方式有如下优势:

a)这样可以拥有更多元件供应商,保证供应链的灵活性;

b)PoP底层和上层的元件都已经通过封装测试,良品率有保障;

c)减少焊球重熔次数,提高焊点可靠性;

d)引入竞争,有成本控制的优势。在板PoP装配时,较标准SMT流程中增加对上层BGA器件的装配,如图7所示。

                                          图7 PoP装配流程

一般情况下,先在印制板上印刷焊膏,然后采用高精度贴片机贴装底层BGA。之后,对上层BGA器件进行涂覆焊膏或浸沾助焊剂,涂覆焊膏需要使用焊膏喷印设备,将焊膏涂覆在底层BGA的上表面,而浸沾助焊剂的话,只需使用贴片机对上层 BGA焊球浸沾即可。目前顶层BGA器件典型焊球直径为300 μm,在6σ时要求30~75 μm的贴装精度,将来顶层BGA器件焊球直径将缩至200 μm,挑战现 有贴片手段的极限。此道工序完成后,使用贴片机贴装上层BGA,最后与板上其他元器件一道进行回流炉焊接。焊接时,热量供给是关键,一般为防止 器件因热容不同,温度稳定时间有时差,导致器件翘起、虚焊等问题,一般使用大热量供给焊接设备较好,如汽相焊接设备。

2.3 PoP焊点可靠性

业内对PoP器件可靠性也做了很多研究,主要集中在因器件翘曲导致的焊接可靠性问题以及焊点在热和机械应力作用下的可靠性问题。

从业内PoP装配统计数据看,PoP组装失效主要形式有三种,分别是上层焊球变形、上层焊球开路和球窝现象,如图8所示。这三种缺陷,本质都与一个原因相关,那就是焊接时焊料与焊球之间存在变形,产生间隙。变形的产生又主要与芯片在高低温度变化环境下热膨胀系数(CTE)不同产生的翘 曲有关,破坏了各焊球的共面性。

                                  图8 PoP组件的主要失效模式

但从业内PoP使用的可靠性数据看,其在-40~125 ℃的温度循环下至少可以经受800次的考验,在考证PoP耐抗意外冲击的能力的板级跌落试验中,

在1 500g(g为重力加速度)、0.5 ms的条件下,至少可以经受200次跌落考验;并且使用底部填充胶填充上层BGA焊球间隙,可以提高10倍左右的抗跌落性能 
3 WLCSP芯片DCA组装工

3.1 WLCSP封装形式

随着先进封装技术的不断涌现,原来界限非常分明的IC产业链前道晶圆制造工序和后道封装测试工序,正逐渐融合,产生了WLCSP(Wafer Level Chip Scale Package)晶圆级芯片尺寸封装这种新的形式,如图9所示。

WLCSP 主要应用在影像传感器、微机电系统 (MEMS)、射频识别芯片、医疗电子器件和存储器等领域。WLCSP技术以FC BGA封装技术为基础发展起来。

首先以整片晶圆为对象,在晶圆正面进行加工再布线并制作锡球,同时对晶圆上所有芯片进行加工处理。

然后再对加工完成的晶圆进行切割得到单个芯片,最后对芯片进行逐个测试。WLCSP互联焊球的尺寸较传统的FC倒装焊球大,一般焊球直径会大于200 μm,组装时可以不使用底部填充工艺。

3.2 WLCSP组装方法

可以使用DCA(Direct chip attach)方法,采用低熔点焊料(如37Pb/63Sn),如图10所示,在印刷电路板基板上,使用SMT标准流程。

3.3 WLCSP组装当前的挑战

1)  WLCSP引脚间距达0.3 mm,焊球直径在0.2 mm以下,对组装设备精度要求较高(贴片机精度要优于30 μm);2)硅片与印制板膨胀系数相差较大,印制板必须选择低膨胀系数。

4 MOB组装工艺

4.1 MOB封装形式

这属于一个新的组装形式,我们暂时称呼它为MOB。MOB(Modules On Board)指功能模块板级组装,其将功能模块(HTCC模块、LTCC模块、 3D-MCM等)采用C4(Controlled Collapse Chip Connection)或DCA(Direct chip attach)技术组装到低膨胀系数PCB上,如图11所示。这种方法在构建系统功能时可以大大提高组装密度。

4.2 MOB技术优势

一般来说,HTCC、LTCC与微组装(MPT)技术、薄厚膜技术相结合,可以实现更高密度的功能模块,如3D-MCM等。

但因陶瓷材料本身的脆性问题,模块尺寸很难做大(一般只能达到50 mm×50 mm),很难实现大系统功能,而MOB技术通过功能模块+大尺PCB +高密器件的组合方式,可以实现大系统功能需求。

此种组装方式具有如下技术优势:1)具有良好的热、电性能。引线键合方式模块热耗散功率通常为5~10 W,而MOB可达10~25 W;引线键合方式信号频率一般2~3 GHz,MOB可达10~40 GHz。

MOB方式可以减少组装层级和信号传输距离,减少信号延迟。2)利于实现系统小型化、轻量化。组装方式从二维转到三维,提高了模块的组装密度,减少支撑结构的使用,实现了系统的轻量化要求。

4.3 MOB技术当前的挑战

这种集成方式看似简单,但实现起来确实还有很多技术挑战。

4.3.1 材料的匹配问题

特别是热膨胀系数和刚度方面,LTCC热膨胀系数(4~7)×10-6/℃,弹性模量80 GPa左右,而通常的印制板基材FR4膨胀系数(16~20)×10-6/℃,相差较大,在温变环境下应力很大。如图12所示,BGA方式互连的LTCC-PCB组件在-55~125 ℃下的热应力达到49 MPa。

为此一定要选择膨胀系数更低,且弹性模量至少达到GPa以上的印制板基材来匹配,如CLTEXT。

4.3.2 焊接镀层匹配问题

通常使用的Pd-Ag浆料,在锡铅焊接过程中会因过度溶蚀而降低附着力,且在空气中易发生氧化和硫化而降低可焊性,而Pt-Au浆料又会因金脆问题而降低可靠性。

为此必须深入研究焊接界面材料的匹配性,如选择Pd-Ag浆料中Pd质量分数较高的浆料以提高浆料的抗锡铅侵蚀能力,选择含Ag的焊料以降低浆料在焊接时向焊料中的溶解和扩散。4.4 MOB实践

采用BGA互连LTCC-PCB组件,通过选用匹配的材料,优化的传输结构合理设计,改进的组装工艺方法,实现了LTCC模块在PCB组件上的垂直组装,如图13所示。

使用高精度探针测试组件输入输出端之间的信号高频特性,测试结果如图14所示,在10 MHz~36 GHz下,信号回波损耗S11较小,满足多数场合的使用要求。

5 SIP工艺

5.1 SIP封装形式

SIP (System in Package)系统级封装技术,是一种利用二次封装的方法,集成现有高密度芯片和无源器件,组装成系统级的产品。如图15所示。

当前采用SMT技术把不容易集成的无源元件组装到封装基板上,在一个封装模块内集成不同工艺和材料的半导体芯片以及无源元件,就可形成一个功能强大的功能模块或系统级电路模块。

5.2 基于SMT技术的SIP实践

利用SMT组装微型元件(如0201封装)、高密度器件(0.5 mm以下间距)可以实现对模块的再集成,形成SIP封装器件。

以自制计算机SIP为例,在12层的FR4基材阻抗板上组装高密度的AD、DSP、FPGA器件及0402封装元件,且在组装时使用双面BGA器件组装技术,大大缩小了封装体积,达到40 mm×40 mm×4 mm,如图16所示。

当前采用SMT技术把不容易集成的无源元件组装到封装基板上,在一个封装模块内集成不同工艺和材料的半导体芯片以及无源元件,就可形成一个功能强大的功能模块或系统级电路模块。

5.2 基于SMT技术的SIP实践

利用SMT组装微型元件(如0201封装)、高密度器件(0.5 mm以下间距)可以实现对模块的再集成,形成SIP封装器件。

以自制计算机SIP为例,在12层的FR4基材阻抗板上组装高密度的AD、DSP、FPGA器件及0402封装元件,且在组装时使用双面BGA器件组装技术,大大缩小了封装体积,达到40 mm×40 mm×4 mm,如图16所示。

这种方式 对于制造半导体技术协会推举的第三代技术革命封装SIP来说,非常适合,可以有效地将模块小型化。

6 结束语

随着SMT技术的不断成熟,基于此工艺流程的技术交叉将会越来越多。封装与组装之间的界限将会越来越模糊,打破行业之间的壁垒,以应用效能为目标,技术间相互取长补短,在融合中创新,定能创造越来越多、越来越好的产品。